Nie wiem, czy to widzieliście:
http://apple2.org.za/gswv/a2zine/Docs/CPU_65832/
Manual od nie istniejącego procesora WDC 65C832. Przejrzałem to z grubsza i muszę stwierdzić, że to jest proste powielenie pomysłu, który doprowadził do powstania 65C816:
- procesor ma 32-bitowe rejestry A, X i Y (reszta bez zmian)
- ma oczywiście trzeci już tryb pracy: natywny 32-bit
- i ma oczywiście trzeci zestaw tych samych wektorów przerwań, tym razem pod $00FFD0
Piszą tam, że jest 16 MB na "program space" oraz 4 GB na "data space" - to z powodu, że wszystko generalnie jest tak samo jak w 65c816, oprócz tego, że rejestry X i Y są 32-bitowe; w związku z tym indeksowane tryby adresowania mogą generować 32-bitowe adresy. Nie wiem jednak, jak to się ma do faktu, że szyna adresowa jest 24-bitowa (co zresztą jest napisane - ale nie objaśnione - na stronie zatytułowanej "INTRODUCTION").
Tryb natywny 32-bitowy włącza się bitem E16, który stanowi cień bitu V rejestru znaczników tak samo, jak bit E (zwany obecnie E8) stanowi cień bitu C. Służy do tego oddzielny rozkaz: XFE. Ale jaki ten rozkaz ma opcod, tego nie znalazłem. Można byłoby przypuszczać, że to jest to, co w 65c816 zaznaczono jako WDM - gdyby XFE i WDM nie figurowały razem na liście rozkazów 65C832.
Z ciekawostek, na stronie TOC1 jest podpis Steve Woźniaka.
? HEX$(6670358)
