Witam serdecznie.
A nie mielibyście ochoty "lekko" zmodyfikować płytkę, wtedy będzie można zrobić JEDa co powinien z każdym GALem zadziałać. Kłopot jest w tym, że coraz trudniej o części a i zamienniki są jakie się trafią.
Tam w tym projekcie i tak połowa pinów nie jest potrzebna.
WE i OE pamięci na stałe dać.
PHI2 z ATARI wpuścić np na GAL_PIN-2
GAL_PIN-19 do GAL_PIN-1
Na wszelki wypadek GAL_PIN-11 do GND
a reszta pinów GALa jak wygodniej na płycie. Byleby INy i OUTy domyślnie szły bo szalony WinCUPL czasem dostaje czkawki jak mu IN/OUT w IN się zamienia.
Wtedy dla 74HC574 zbocze poleci z logiką i PINem gdzie wpadło PHI2
A RD45 będzie zatrzaskiwane wewnątrz GALa w przerzutniku do tego stworzonym. Który według dokumentacji wstaje na H.
A jakby tak od razu rozdzielić RD4 i RD5 oraz przepuścić OE dla 74HC574 i przyszłościowo wpuścić do GALa D6 i D5 to kto wie czy tą samą płytką nie obskoczyło by się Atarimax 128 KB Flash lub SIC! 512 w trybie ReadOnly. Możnaby wreszcie na czymś porządnym posadzić SpartaDOSa bo teraz tak słabo z tą dostępnością do innych cartów. Oczywiście byłby inny wsad do GALa ale to już banał.
... i byłoby OpenSource bez jakiś blokad.
Przykład S-XEGS v.2:
Name SXEGSV2 ;
PartNo 00 ;
Date 2022-06-16 ;
Revision 01 ;
Designer GienekP ;
Company ;
Assembly None ;
Location ;
Device g16v8ms;
/* *************** INPUT PINS *********************/
PIN 1 = nCLK;
PIN 2 = PHI2;
PIN 3 = RW;
PIN 4 = nCCTL;
PIN 5 = nS4;
PIN 6 = nS5;
PIN 7 = D7;
PIN 8 = D6;
PIN 9 = D5;
PIN 11 = En;
/* *************** OUTPUT PINS *********************/
PIN 12 = T1;
PIN 13 = T2;
PIN 14 = RD4;
PIN 15 = RD5;
PIN 16 = nCE;
PIN 17 = nOE;
PIN 18 = LATCH;
PIN 19 = nPHI2;
/* ****************** LOGIC ************************/
T1 = 'b'0;
T2 = 'b'0;
nPHI2 = ( !PHI2 );
nRW = ( !RW );
CCTL = ( !nCCTL );
nD7 = ( !D7 );
nOE = nS4;
nCE = ( nS4 & nS5 );
trig = ( CCTL & nRW );
ntrig = !trig;
LATCH = !( trig & nPHI2 ) ;
RD4.D = ( ( trig & nD7 ) # ( ntrig & RD4 ) );
RD5.D = ( ( trig & nD7 ) # ( ntrig & RD5 ) );
