• Skąd: Lublin
  • Zarejestrowany: 2011-12-16
  • Posty: 1,349

Hej,

Może mi ktoś wskazać jakiś działający obwód do single stepowania 6502 w wersji NMOS?
I przy okazji pytanie jaki jest najniższy stabilny zegar 6502 NMOS?

"Was powinny uzbrojone służby wyciągać z domów do punktów szczepień, a potem zamykać do pi* za rozpowszechnianie zagrożenia epidemicznego" - Epi 2021
"Powinno się pałować tylko tych co tego nie rozumieją. No i nie szmatki i nie chirurgiczne tylko min FFP3, to by miało jakiś sens. U mnie we firmie, to jak przychodzi bezmaskowiec, to stoi w deszczu przed firmą" - Pin 2021

2 Odpowiedź przez Candle

  • Skąd: Lublin
  • Zarejestrowany: 2002-11-28
  • Posty: 4,254

około 400khz
zasadniczo, poczebujesz podłączyć się do sync'a i podmienić zawartość lini danych na 0
najprościej to zrobic buforując linie danych przez 245, po 245 pulldown'y do gleby (1k np) - 0 sie samo wystawi
teraz podmieniasz rom na twój handler brk i ju

przechodze na tumiwisizm

Candle's Strona

3 Odpowiedź przez tOri

  • tOri
  • tOri
  • Śrubkowiec Atarowicz
  • Nieaktywny
  • Skąd: stamtąd
  • Zarejestrowany: 2010-04-14
  • Posty: 2,197

Cześć,

Rzuć okiem na stronę 120 w książce "Mikroprocesor 6502" Kruszyńskiego i Kulpy. Tam jest schemat logiki pracy krokowej. Sam nie robiłem tego układu bo nie potrzebowałem jak dotychczas, ale autorzy zapewniają, że jest OK.

Różne różności dla Atari i nie tylko - przydatne, bądź nie ale i tak warto zajrzeć...
http://atari.myftp.org  Atari - Power without price and necessary elements with some sh*t onboard
https://reversing.pl SSL enabled site

tOri's Strona

4 Odpowiedź przez Candle Ostatnio edytowany przez Candle (2021-12-28 04:24:48)

  • Skąd: Lublin
  • Zarejestrowany: 2002-11-28
  • Posty: 4,254

jeszcze taka notka z informacji od mos'a:

MOS napisał/a:

SYNC
This output line is provided to identify those cycles in which the microprocessor is doing an OP CODE fetch. The SYNC line goes high during 0, of an OP CODE fetch and stays high for the remainder of that cycle. If the RDY line is pulled low during the 0 , clock pulse in which SYNC went high, the processor will stop in its current state and will remain in the state until the RDY line goes high. In this manner, the SYNC signal can be used to control RDY to cause single instruction execution.

http://archive.6502.org/datasheets/mos_ … r_1980.pdf strona 6

przechodze na tumiwisizm

Candle's Strona