ad.1. Jeszcze generator znaków w trybie tekstowym, no i sprajty (bo ma DMA - GTIA nie ma, więc tego nie robi). Zajmuje się jeszcze odświeżaniem pamięci (9 cykli na linię).
ad.3. Wszystkie te miejsca w lini, w których widać działania CPU. Dostęp do pamięci uskuteczniany jest głównie po lewej stronie ekranu (stąd wszelkie spowolnienia przy zmianach kolorów w rejestrach hardwarowych w tym obszarze).
W tym wątku była mapa linii i linki do odpowiednich artykułów w Seriousach.

Edit: Eeee.. w Syzygy.

http://spiflash.org/atari/DMAV.zip
http://spiflash.org/atari/antic-dma.zip

wnioski wyciagnij sam

Nie ma okresów kiedy ANTIC nie czyta przez 1000 cykli. Linia ma 114 cykli i w każdej linii (nawet pustej, nawet poza wyświetlanym obrazem) ANTIC czyta pamięć co najmniej 9 razy (co się równa zabraniu 9 cykli).

@epi, @syscall - chyba obaj macie na mysli odswiezanie pamieci dynamicznej 9 razy na linie jak to pokazal Candle na załączonych logach (swoją drogą znakomitych, dzieki!), tak?

Wiem ze w tym celu Antic haltuje CPU, ale co to wlasciwie znaczy "memory refresh"?
Antic adresuje całą pamięć Atari? Po kolei czy jak? Nawet otworzylem PDF'a kosci 4164, ale przyznam ze mimo ze kiedys odebralem wyksztalcenie elektroniczne nie rozumiem dalej jak to odswieżanie jest realizowane w Atari.

Zresztą moze nie musze wiedziec, a po prostu zle zadalem pytanie...

Bo mnie konkretnie obchodzi czy Antic w ramach tego "odswiezania" 9 razy na linię, bedzie adresowal szynę cartridga I JEDNOCZESNIE wpływał na sygnały S4 i/lub S5, jesli do Atari przypięty jest cart (czyli kiedy sygnaly R4 i/lub R5 są w stanie wysokim)?
Bo jesli linie adresowe na zlaczu carta będą sie zmieniac w cyklach kiedy jest odswiezanie wewnętrznej pamieci dynamicznej, ale Antic nie bedzie ustawial S4 i S5 w stan niski to dla mnie tez ok.

Hej!

Ależ oczywiście że S4 lub S5 mogą zostać uaktywnione z przez ANTIC.

Refresh jest brany pod uwagę przez MMU i wtedy sygnały S4 oraz S5 są nieaktywne:

S4      = !A13 & !A14 & A15 & RD4 & REF;/* RD4 and addresses $8000-$9FFF */
S5      = A13 & !A14 & A15 & RD5 & REF;    /* RD5 and addresses $A000-$BFFF */

W każdym innym przypadku gdy RD4 lub RD5 będą aktywne i na szynie adresowej pojawi się odpowiedni adres, to MMU wygeneruje S4 lub S5. Jak widać MMU nie patrzy czy szynę adresuje CPU czy ANTIC, dla niego jest to nie istotne. Ważne że na szynie pojawił się odpowiedni adres i spełniony został warunek z równania powyżej. (legenda: ! - NOT, & AND, # OR )

W żadnym wypadku nie możesz założyć że ANTIC takiego adresy nie wygeneruje. Może stać się to nawet przez przypadek jak komputer się zawiesi, jakiś program popsuje się tak iż zapisze losowe śmieci do rej. ANTIC-a, sam sobie wyobraź co się stanie jak adres DLIST wpiszą się jakieś dowolne wartości. Często można to zaobserwować w przypadku niektórych programów, np. po wciśnięciu RESET. Program leci w krzaki na ekranie również śmieci, ANTIC wyświetla co chce i jak che :)

Wystarczą również niefortunne zapisy do HSCROLL i mamy piękny bug ANTIC-a, który doskonale widać na logach od electrona i candle. Na ekranie dzieją się wtedy różne ciekawe rzeczy a co się dzieje na magistrali? ;) Myślę iż wszystko co można sobie wyobrazić ;P

Hej!

Gwoli ścisłości to nie ANTIC ustawi S4/S5 tylko MMU. MMU uaktywni S4,S5 w momencie kiedy na szynie adresowej pojawi się adres z odpowiedniego zakresu, nie będzie to odświeżanie (REF) i odpowiednio RD4, RD5 będą aktywne.

ANTIC tak jak CPU może sobie jedynie wygenerować adres na szynie i ew. dokonać cyklu odczytu (CPU także zapisu). To co zostanie podpięte do szyny w danym momencie zależy właśnie np. od MMU.

@Fox:

ad1) a to już Electron chyba dobrze wie, nie wiem czy dobrze pamiętam ale chyba kiedyś analizował. Ja mogę bredzić ale chyba lecą sekwencyjnie adresy wszystkich kolumn. Nie pamiętam czy nie było to $00xx,$01xx,$02xx,$03xx,$04xx, itd. aż do $FFxx. Ale nie bierz tej informacji zbyt dosłownie, ja tego nie sprawdzałem.

ad2) nigdy się nad tym nie zastanawiałem i również nie bardzo wiem :( Teraz nawet nie mam możliwości sprawdzenia.  Ale wydaje mi się że leci wszystko to co normalnie robi Antic, tylko CPU nie ma szans dostać się do szyny bo ma ustawiony HALT.

<prywata>
@Seban, czy Twoj adres gmailowy jest nadal aktualny?
Odezwij sie do mnie na prv jak znajdziesz chwile plis.
</prywata>

Wyraziłem się nieprecyzyjnie - co jest na szynach po wykonaniu STA WSYNC, gdy 6502 jest wstrzymany, a ANTIC nie pobiera danych?