w ogole to tak, kiedy to coz - jak czas pozwoli, na v3 uklad juz bedzie BGA

Simus: poeksperymentowalem z kwarcami w jednym ze swoich lcd - coz - nou gou - 11.cos mhz - out of range - wyswietla jakies glupoty (np hsync 23khz), 4mhz - nie wstaje nawet matryca - zegar dla matrycy za wolny, 8mhz - to samo co przy 11mhz - wiec co mi tam - 20mhz - ten sam efekt
bazowy byl 14.31mhz
to byl prosty monitor na genesisie 2120, moze jutro znajde czas na eksperymenty na nowszych genesisach, ewnetualnie sprobuje na czyms z pixelworksem

Simus: kwarcem - AVR juz jest przetaktowany, ale wiedzialem ze ruszy (projekt uzebox - 28MHz@3.3v - fabryka daje 16MHz)
vbxe na pokladzie ma dzielnik, wiec miales skad wziasc 14mhz dla atarki - problem z seria XL, ktore potrzebuja 3.5MHz (ktore w tej chwili ma 7...)

a tak wyglada rdzen FX w wersji VGA:

a może jednak cieszyć się, że COKOLWIEK jest?
swoje zdanie podtrzymuje - ze względu na niezwykle prężną demoscenę wszelkie ograniczenia sensu nie mają

karta SD i SDHC maja rozny init - fizycznie to inna sekwencja potrzebna na jej odpalenie, wiec bez poprawienia firmware to nie ruszy

sqward, masz we flakonie ide? czy u ciebie widac taki dysk pod wspomnianym programem?
jak rozumiem flakonowe ide jest kompatybilne (adresami) z tym, co wymyslili przy okazji tosa 2.06?

tj 45$ wydalo by n osob, n osob by pobralo odpowiednie oprogramowanie (szacujac (altera, xilinx) okolo 3gb) aby wgrac nowsza wersje rdzenia?
na chwile obecna, gdyby to mialo miejsce, to kosztowalo by to 5400$ i 360gb transferu?
ewentualnie jedna osoba wydaje 45$ i bawi sie w wysylki w te i spowrotem vbxe i programowanie rdzeni?

sam uklad polaczen dajacy fpga dostep do dac'a i ramu jak i wglad w to co jest na magistrali widzianej przez antic  to vbxe
nad tym jest core - np fx
rezygnujac z mozliwosci wymiany rdzeni rezygnowalibysmy z cechy vbxe - bardzo waznej cechy
nikt tutaj nie ograniczyl zastosowania fpga jako karty graficznej - mozliwe sa i inne adaptacje

samo pisanie rdzeni od piszacego wymaga
a) znajomosci pinout'u (dostepny na schematach dla obu wersji karty)
b) znajomosci jednego z jezykow HDL (Verilog/VHDL)
c) zapoznania sie z dokumentacja do antica/gtia jesli go to interesuje
d) mnostwa wolnego czasu na faktyczne pisarstwo

nie wymaga zrodel
fc.com przyjmuje pliki wygenerowane bezposrednio przez pakiet Quartus (*.rbf)

AVR (PIC dla v1) zarzadza rdzeniami ktore sa zapisane na flash'u (SPI Flash w v2, DataFlash w v1)
VBXE posiada n slotow na rdzenie dla FPGA, ktore mikrokontroler laduje do FPGA po wlaczeniu zasilania
dla v1 to bylo 6.5s na wczytanie konfiguracj FPGA z DataFlasha, dla v2 to jest 150ms
komunikacja z tym kontrolerem od strony uzytkownika odbywa sie przez program fc.com - od strony sprzetu to jest jeden rejestr sprzetowy poza fpga do ktorego uzytkownik ma zawsze dostep, bez wzgledu na to co sie dzieje z zawartoscia flasha - tj mozesz podniesc karte z pustym flashem

po czasie potrzebnym na boot jest jak mowisz - rejestry GTIA sa mirrorowane przez FPGA jak i rejestry rdzenia FX sa juz w srodku FPGA i od tad mozna zapomniec ze AVR/PIC istnieje

idea byla taka, aby mozna bylo uaktualnic firmware karty za kazdym razem jak wyjdzie nowy rdzen i do tego wlasnie potrzebny byl mcu - vbxe nie posiada pamieci konfiguracyjnej dla fpga w sensie w jakim zwykle sie to rozumie, tylko wlasnie takie mcu ktore przewala odpowiedni core oznaczony jako "bootowalny" przez uzytkownika
sam program mcu jest rowniez flashowalny (v2 ma bootloader)

nastepna platforma dla vbxe to Altera Cyclone II (EP2C8F256I8N) - jest to uklad prawie 7x wiekszej pojemnosci niz obecny Acex1k i nieco tanszy - przy okazji nie trzeba kupowac zaraz calej tacki tych ukladow
jesli chodzi o FPGA ze stajni Actela to tutaj na przesiadke nalezalo by namawiac nie mnie, a Electrona i zapewnic odpowiednie zestawy ewaluacyjne
przy '51 ktos musialby przepisac kod z assemblera AVR do assemblera '51 lub pobawic sie w rekompilacje kodu w C dla procesora PIC z wersji pierwszej - wielkiego sensu to by nie mialo - wykozystanie pamieci konfiguracyjnej ukladu Actela tez jest kwestionowalne - mamy wszak wiecej niz jeden rdzen
koniec koncow fpga od actela wyglada ciekawie, ale chyba jednak nie do tej bajki

nie miesci sie w fx'ie - miesci sie w gtia
w fx-ie dodatkowo jest problem pixel clocka przy trybach hi-res - potrzeba 2x tyle (28mhz)
tryby hi-res to przypomne 80 kolumnowe text-mode i tryb 640/16kolorow

do vbxe trzeba dopisac pare linijek kodu

czyli obudowa qfn wielorzedowa - slicznie, wybacz, ale to nie jest nawet armata na wroble - to jest miedzyplanetarna wyrzutnia rakiet balistycznych na wroble
najmniejsze fpga dowolnego producenta wystarczy zeby zaimplementowac logike ze schematu