i po zawodach... ciag dalszy za tydzien lub cos kolo tego

nieaktualny i pewnie podrzucony przez NWO, ale co tam...
spekulowac mozna

@Laoo
o, w koncu jakis rozsadny glos w dyskusji ;) (i to od atarowca!)=
zapraszam do dalszych spekulacji ;)

na szczescie traktowac powaznie mozna tylko wypowiedzi atarowcow, a nie jakis zbieraczy kartridzy od lexmarkow

a mama nie mowila zeby nie wierzyc plotkom?

no wlasnie, nie mozna wyjsc poza swoj ogrodek? trzeba lepic z plasteliny? naprawde? zbyt na 1000szt bardzo latwo znalesc, wystarczy napisac na aage, tutaj juz ja i seban zabieramy 300szt, jeszcze 700

wtyk odb jest jakies 2x dluzszy i 1.5 raza wiekszy od sio, jak bardzo ktos potrzebuje to moge machnac fote troche pozniej, narazie to battery depleted

zadne czarnowidztwo, tylko xxl ma klopoty z czytaniem ze zrozumieniem
ulltimate przy kazdym resecie czysci ta pamiec i inicjalizuje po swojemu, bo trzyma tam swoje dane, oraz dane dla sterownika pbi

ultimate juz wykozystuje ten obszar pamieci do swoich celow

placi sie raz, a za 10 lat wciaz posiada

pisze sie normalnie w tym co kto lubie - w moim przypadku asm 6502

kuba: ten kod ktory wkleilem wlasnie taki jest, tj rom to flash, ale cs0 to wlasnie czip selekt kostki sram (watek "w odpowiedzi na corine")
bankowac sobie mozna na wesolo bez zmian w os, os jedyne co sprawdza, to stan lini rd5 (trig3) podczas vblanka, a konkretnie czy wartosc trig3 i trig3s jest taka sama, wiec bankowanie tu nic nie psuje
jedynie przy wylaczeniu cartridga trzeba to robic z sensem (patrz np atariki)

nie wiem kiedy jest liczona suma o ktorej piszecie wprost lub w domniemaniu, ale nie jest ona sprawdzana podczas normalnej pracy systemu
bank w oss (4kb) czy xegs super cart (8k) byl sobie jaki byl raczej z innego powodu

maxflash 8mbit (1mbit ma po prostu mniej tych aktywnych rejestrow)

RD4<='0';
WR0<=NOT (PHI2 AND RW);
WR1<=NOT (PHI2 AND RW);

AB<=BA(5 downto 0);
ROM<=S5 OR BA(6);
CS0<=S5 OR NOT BA(6);
RD5<=NOT BA(7);

CLK<=NOT (NOT CCTL AND PHI2);
RD<=NOT (PHI2 AND RW);

Bank_Address:    process (clk,A_bus)
    begin
        if    rising_edge(clk)    then
            BA<=A_Bus(7 downto 0);
        end if;
    end process;