Hej,
@gkd_82 - no i super - dodałem Cię do Darczyńców, dziękuję. Mem jest OK ;-)
@Sikor - co się odwlecze to nie uciecze... jednak nie zamierzam nadużywać hojności, więc raczej to się nie powtórzy. To co załoga Atari Area zrobiła w tej akcji zapiera dech. Szybko i bez zbędnych ceregieli. Co zaś do SuperChargera - problemem jest centralny chip Gate Array Toshiby. Nie wiem jaki jest rozmiar technologiczny tego chipa, no i musiałbym wyciągnąć z niego kryształ co jest raczej operacją niszczącą . Trudna sprawa...
@μicr0Bee - Zamknąłem. To co jest powinno wystarczyć, a nawet jak nie starczy, to z pewnością będę mógł resztę dołożyć. Jak napisałem wyżej - nie będę nadużywał Waszej hojności i kropka. Na razie ze sprzętu, to co jest wystarczy na jakiś czas. Co do poważnych analiz układów "on die" - ludzie na discordzie mają bardzo poważne sprzęty za grube tysiące $$ i z pewnością będę mógł skorzystać z ich pomocy, a zakup choćby poważnych obiektywów do mikroskopu to wydatki rzędu 1000$ za sztukę :P Zobaczymy jak będzie szło z tym RunFei.
Pozdrawiam
tOri
P.S. TC110G11 (Supercharger) - podejrzewałbym dosyć ciężki przypadek do analizy...
•Proprietary 1.5μm HC2MOS/VLSI process technology. •0.6ns speed (2-input NAND gate, fanout = 2, tpd.) •Achieves ultra high speed equivalent to 10K ECL. •High packing density up to 129K raw gates. •3K to 129K raw gates. •Up to 256 110 pins. •Variable channel width architecture allows efficient silicon utilization. •Full input/output TTL/CMOS compatibility. •Advanced packaging techniques. •Design is fully supported by TOSHIBA MAINFRAME CAD SYSTEM •Programmable I/O cells with siew rate control (e.g. Output drive up to 12mA). •Large macro capability (e.g. RAMs, ROMs, Megafunctions, Megacells* ). •Performance optimization (e.g. Standard/High drive cells). • Scheduled to be released gradually TC110G Series Base Array •Variable routing track and column •Max. 129K raw gates (1 raw gate=2 pairs of Pch./Nch. transistor=4 transistors) Fixed column 1 gate Fixed routing channel (1 basie cell) RAM/ROM Variable routing track 1 raw gate (1 unit cell) 1 gate = 1 basie cell ~ 3§J3§83§G~ Nch Pch Nch ~ Double co\umn = 1 unit cell = 1 raw gate ingle column = 1 gate 1single column = 1 gale 1 *