Jeśli wiesz, z której strony chwycić lutownicę, to najprędzej zmontujesz to sobie "na pająka" jak na rysunku. Linię A15 trzeba odciąć od FREDDIE-go (w 130XE od C025953) i w to miejsce podłączyć sygnał z wyjścia układu.
Tak Ci szkoda tych marnujących się 2kB?

Zmapować RAM z obszaru $D000..$D7FF na $5000 przez zmianę MMU się nie da. Z prostego powodu - pamięć RAM adresowana jest wszystkimi 16 bitami adresu. Można więc ją przez MMU w dowolnym z 2kB obszarów włączyć bądź wyłączyć, ale przemapować jednego obszaru w inny nie da rady. Żeby to zrobić, trzeba manipulować bezpośrednio liniami adresowymi. Na podobnej zasadzie, jak to robi w 130XE układ C025953. Z OS ROM można to zrobić przez MMU na pewną liczbę sposobów, ponieważ do OS ROM doprowadzane jest tylko 14 (młodszych) linii adresowych, więc tylko MMU decyduje, jaki stan na najstarszych 2 liniach przyporządkować pamięci ROM. Można więc dowolny 2kB jej kawałek przerzucać o wielokrotność $4000 w dół lub w górę. Czyli np. obszar $D000...$D7FF przemapować na $5000...$57FF, ale także równie dobrze na $1000...$17FF czy $9000...$97FF.

Nie ma określonego, niezbędnego minimalnego czasu dostępu pamięci. 55ns będzie działać. Maksymalny dla pamięci DRAM wynosi ok. 250ns dla XL z linią opóźniającą i ok. 200ns dla komputerów z układem FREDDIE. Jeśli chodzi o EPROM, to czasy dostepu podawane przez producenta są maksymalne, uzyskiwane w całym zakresie dopuszczalnych warunków pracy. W rzeczywistości, w warunkach normalnych te czasy są zazwyczaj znacznie mniejsze. Na przykład nominalnie 100ns nowoczesne EPROM-y typu 27C4001 czy 27C801 mają w normalnych warunkach czasy dostępu rzędu 20-25ns. Tak samo zresztą, jak szybsze wersje (45-55ns). Biorąc pod uwagę fakt, że zarówno OS ROM jak i BASIC jest sterowany samym adresem, bez bramkowania sygnałem FI2, od okresu zegara (560ns) trzeba odjąć czas ustalania adresu przez CPU/ANTIC (ok. 60-70ns po rozpoczęciu cyklu), czas propagacji przez MMU (chyba ze 20ns) i czas DATA SETUP (max. 50ns). W praktyce jakieś 400 ns. Kupa czasu. Trudno byłoby chyba znaleźć EPROM, który by się nie wyrobił.

I tu zasadniczo jedynie słuszną odpowiedzią jest "konstrukcja MMU". :)

Jakiego efektu oczekujesz?

Ad.1. Starsze 8 bitów adresu mają wartość $FF, na młodszych wysyłany jest numer aktualnie odświeżanego wiersza (kolejno od $00 do $FF)
Ad.2. W trakcie realizacji rozkazu adr: STA WSYNC na magistrali adresowej pojawiają się kolejno wartości adr, adr+1, adr+2, a na magistrali danych kolejno $8D, $0A, $D4  Czasem przetykane wartościami wysyłanymi i odczytywanymi przez ANTIC :)

Pierdu, pierdu.

Cóż w tym dziwnego? Nie słyszałeś nigdy o "przedwojennym faszyście Mościckim"? :D

Tak, jeśli są przeprowadzane w lokalach prywatnych, w gronie znajomych. Otwarte, ogólnodostępne forum trudno jednak uznać za prywatny lokal.

Ja zaś myślę, że totalitarne lewo powinno być martwe. Bez względu na to, czy akurat w danym przypadku chciałbyś je instrumentalnie zastosować, bo nie lubisz osoby lub osób w stosunku do których miałoby być zastosowane.

Obawiam się, że się mylisz. Internet jest medium publicznym i ogłoszona w nim zbiórka jest publiczna. Ustawa stanowi, że wszelkie publiczne zbiórki podlegają temu przepisowi, co znaczy, że nieistotne są jakiekolwiek inne cechy takiej zbiórki poza tą jedną - że jest publiczna.

Nie. W tym prawie nie o to chodzi. Bo żeby karać cwaniaków naciągających ludzi, wystarczą zwyczajne przepisy dotyczące oszustwa. Tu chodzi o chęć kontroli wszelkich obszarów życia publicznego przez totalitarny, faszystowski reżim.

To zwykła pomyłka. Pamięci 44256 mają 9-bitowe odświeżanie.

Zapłacenie za kogoś grzywny jest przestępstwem? Tego nie wiedziałem. Z którego artykułu?
BTW. Nie sądzisz, że prawo (a właściwie lewo) , które wymaga uzyskania zgody MSWiA na publiczną zbiórkę pieniędzy jest z gatunku totalitarnych?

Człowiek narodowości prawniczej uczciwy? Toż to oksymoron :)

To zależy, jak na to spojrzeć. Można by raczej powiedzieć, że to 65816 ma kłopoty z IDE+. Problem polega na tym, że 65816 ma 24-bitową szynę adresową, ale tylko 16 bitów adresu wyprowadzone jest wprost na nóżki procesora. 8 najstarszych bitów adresu (numer segmentu) przesyłane jest po magistrali danych. Oczywiście, teoretycznie nie dzieje się to równocześnie z danymi, ponieważ adres wysyłany jest w pierwszej połówce cyklu zegarowego, a dane - w drugiej połówce. Teoretycznie. W praktyce dochodzi do konfliktu danych, ponieważ w systemie Atari jest parę elementów, które nie czekają z dostępem do magistrali danych na drugą połowę cyklu, tylko wysyłają dane od razu, kiedy tylko na magistrali adresowej pojawi się ich adres. Ponieważ adres pojawia się już po kilkudziesięciu nanosekundach od początku cyklu, więc krótko potem na magistrali danych pojawiają się dane z zaadresowanego urządzenia. W systemie ze zwykłym procesorem nie ma z tym żadnego problemu. Jeśli jednak zamiast 6502 jest 65816 (nie ma tu znaczenia, czy jest jakaś pamięć liniowa, czy jej nie ma) to dane z wywołanego urządzenia zderzają się z numerem segmentu wysyłanym przez procesor, co powoduje przepływ dużych, szybkozmiennych prądów przez linie danych, masy i zasilania. Zakłócenia generowane przez te prądy przenoszą się na inne sygnały - adresowe i sterujące. Jeżeli na to nałoży się jeszcze spadek napięcia od dużego prądu pobieranego przez dysk twardy, poziom tych zakłóceń (zagrożone są przede wszystkim linie adresowe) przekracza dopuszczalny margines i zakłóca współpracę z dyskiem. Z problemem można walczyć na różne sposoby. Najlepiej zlikwidować przyczynę. Przyczynę można zlikwidować na dwa sposoby. Oba kłopotliwe i pracochłonne. Po pierwsze - można zmienić układ podłączenia procesora 65816 na taki, jaki jest rekomendowany przez producenta, czyli zawierający bufor separujący procesor od magistrali danych w pierwszej połowie cyklu. To rozwiązanie byłoby najlepsze. Po drugie - można dokonać zmian w sterowaniu tych elementów w systemie, które są uzależnione tylko od adresu, a nie od fazy cyklu. Chodzi tu o OS ROM, BASIC ROM, kartridże i, niestety, także ROM i RAM wewnątrz IDE+. To rozwiązanie jest najkłopotliwsze, bo wymaga najwięcej przeróbek. Można też spróbować walczyć z problemem objawowo, czyli zwalczając skutki. W tym przypadku chodzi o zwiększenie marginesu dopuszczalnych zakłóceń. To rozwiązanie jest najprostsze, ponieważ wymaga tylko wymiany dwóch układów scalonych z zastosowanej serii HCT na serię HC, ale ponieważ nie likwiduje istoty problemu, a tylko go przypudrowuje, nie jest stuprocentowo pewne. W jakichś specyficznych, trudnych do przewidzenia, warunkach może dać o sobie znać. Opis podam później, bo w tej chwili komputer z dokumentacją jest bardzo zajęty i powiedział, że nie ma czasu na głupoty.
Co do drugiego  pytania, to odpowiedź brzmi - "a kto to może wiedzieć?". Pod warunkiem, że będą ustawione na różnych bitach PDVREG, oba powinny być widoczne i działać. A jak będzie w rzeczywistości, to zobaczysz, jak podłączysz.