Nie jesteś zalogowany. Proszę się zalogować lub zarejestrować.
Zmarł twórca języka BASIC Zmarł Thomas E. Kurtz twórca języka BASIC
Zmiana serwera atari.area Serwis przeszedł właśnie ważną aktualizację infrastruktury
4th Atari ASCII Compo - wyniki Dostępne są już wyniki tegorocznego ATASCII Compo.
thing neo 1.60 Olivier Landemarre wydał nową wersję desktopu Thing.
VIII. Basque Tournament of Atari 2600 Kolejna relacja, wśród otrzymywanych od naszego przyjaciela Egoitza z Kraju Basków.
atari.area forum » Posty przez Gienek
Strony Poprzednia 1 2 3 4 Następna
Jeżeli "coś" uruchamia się na komputerku, to można przygotować krótki programik który odczyta coś z adresu 8000 i A000. Jak będzie FF to znaczy że RD4 albo RD5 chce wpiąć cart ducha.
lda $8000
sta 710
lda $A000
sta 712Jak wyjdzie ramka i tło czarne to jest ram i jest wyzerowany przez OS. Jak będzie biało to FF
No ten cart to ja wystawiłem :) Pozostało mi masę płytek po prototypach więc teraz pozbywam się tego...
Carty 8kB wsadzamy do MaxFlasha1Mbit a 16kB do S-XEGS (trza zdublować ostatni bank).
Mogę zaprogramować atf16v8
A dobra, mam.
Widzę, że to nie takie proste. Bo to nie jest oficjalnie, tylko trzeba trikiem robić.
Jakieś fatum
Jak się robi program pod DOS (czyli FF FF) który wyłapie parametr. Powiedzmy, że mam program o nazwie TEST.
To jak wyłapać co kto wpisał po nim np.:
TEST PIES
TEST KOT
TEST PIES KOT
w C jest to trywialne bo mamy
int main(int argc, char* argv[])A jak to zrobić dla DOS w ATARI w MADSie?
Kumam. Ma to sens, ustawienie portu jako wejście podciąga piny do wysokiego stanu. Może to jakieś zaszłości historyczne, albo inżynier od PCB nie dogadał się z programistą.
Emulator powinien ROM zblokować już po wpisie do kierunku, więc jakiś zgrzyt jest.
Tak czy siak CPX jest nie potrzebny. :)
Utknąłem na takiej zagadce. Zrobiłem sobie procedurkę co kopiuje ROM do RAM. Wszystko cacy.
Chciałem uodpornić kod, na wypadek programowego skoku do RESET ($C290).
Procedura RESET w początkowej fazie (według Zientary) skacze do $C4DA (IOPORTINI)
i tam jest taki kod
LDA #$00
TAX
STA PBCTL
NEXT STA GTIA,X
STA ANTIC,X
STA POKEY,X
CPX #$01
BEQ BYPASS
STA PIA,X
BYPASS INX
BNE NEXTjest "CPX #$01" i Zientara napisał, że "W pierwszej fazie procedury zerowane są wszystkie rejestry układów GTIA, ANTIC i POKEY oraz rejestry układu PIA z wyjątkiem PORTB". Co ma sens.
Tymczasem pod emulatorem ATARI800 gdy X jest równe 5 pakowane jest ZERO do $D305 (co to w ogóle za rejestr jest?) i emulator włącza mi ROM no i z "podkładki" lipa.
ATARI800 źle to robi? W prawdziwym ATARI jest jakiś mirroring co 4 bajty? Ale wtedy CPX #$01 nie chroni przed odłączeniem ROMu, a przecież w praktyce chroni. Czy jest mirroring rejestrów ale sam PORTB jest chroniony a ATARI800 robi to źle?
Jeżeli kostki ATARI będą opisane w VERILOG/VHDL to w zasadzie nie ma znaczenia co będzie ostatecznymi układem FPGA. I w zasadzie wtedy składa się system jak z klocków LEGO (tylko nie fizycznie ale wirtualnie).
Chińczykom sprzedana została technologia MAX II i MAX V. Szczegółów nie znam, ale kolega mi to kiedyś tłumaczył, który model odpowiada któremu w tej starej numeracji i jak go wyszukać na aliepress. Te Arora są jakieś wykombinowane przez chińczyka, ale dobrze by było, żeby coś namieszali z cenami(!). Przed wojno-kowidem Max10 z 8tys. LE kosztował 35zł. Miałem poprojektowane płytki ze sterownikami itp. A teraz chcą 200zł. Jakaś masakra.
A edukacyjne DE10-Lite (gdzie jest Max10 z 50tys LE) było po 200 parę złotych. Teraz:
https://kamami.pl/zestawy-uruchomieniow … 6-edu.html
A tak w ogóle, to co jest OTWARTE z klocków ATARI?
6502 to gdzieś widziałem VHDL (albo Verilog to był?)
POKEY? On byłby trudny bo tam całe SIO siedzi :/
ANTIC? Ma dobrą dokumentację, więc dużo pracy ale dało by się - no i mamy aktualnie w temacie już konkret
GTIA? To robił student na zaliczenie i spieprzył co się da, więc chyba najłatwiejszy
Reszta to multipleksery więc raczej łatwe.
No są jeszcze te atarowskie niuanse fazowe na zegarkach, ale to metodą prób i błędów to by doszedł.
A czy ktoś kiedyś badał te artefakty? Na schemacie ATARI to sygnał z GTIA leci do modulatora potem wraca... Po co modulator dla toru Composite. Dziwne, bo pewnie u każdego trochę inaczej jest to zestrojone i pewnie każdy to ma inny ten obraz.
@Piguła
Dokładnie o tym samym marzę. Max-y 10-tki programuje się z Quartusa. Od czasu jak Intel kupił Alterę to nie potrzeba, żadnych licencji bo to jest w kategorii LowCost.
No więc jakby tak całe ATARI pospinać z bloków w Quartusie, dokładnie tak jak ono jest w realu, takie 1:1 ale w FPGA. To wtedy wyciągamy piny przez konwertery 3.3/5V i jakieś rezystorki wprost na gniazda. Jakby tak płytkę zaprojektować która leci tylko po obwodzie, żeby pasowało to do oryginalnej obudowy ATARI to już byłoby mega fajne. W ATARI wyjście wideo jest na rezystorach i co ciekawe płytki dla studentów DE0 DE2-115 itd, mają tak samo VGA robione. Zwykłymi rezystorami. Wszystko pasuje.
Nie wiem tylko jak z modulatorem, bo raczej endkodera DVB-T w to miejsce nikt wstawiał nie będzie, ale ostatecznie HDMI mogło by być.
Summa summarum mała płyteczka z FPGA, do tego większa płytka, taka żeby pasowała w dziury z gniazdami w obudowę ATARI i... czy ktoś drukował obudowę ATARI na drukarce 3D?
Bardzo kibicuję temu projektowi :)
Ale chyba crack nie może zmienić artefaktów. Bo to zwykła bitmapa jednobitowa. Natomiast pasmo dla filtrów w TV w torze video jak najbardziej wpływa na takie 0101. I raczej u każdego będzie inne.
Pamiętam, bo w owym czasie jako nastolatek miałem praktyki w ZURT (pamięta ktoś ten skrót? ;) ) i wtedy było moda na montowanie PAL/SECAM do ruskich fotonów i elektronów. I obraz to był zupełnie inny niż na tych od niemców co miały PAL (tam z kolei montowało się fonię równoległą 5.5/6,5MHz).
Jakby nie patrzeć to układy FPGA są jedynymi nie podrobionymi przez chińczyka. A że każdy prototyp ASICa robi się teraz w FPGA to i w drugą stronę też się da. Problem, że FPGA jest wolniejsze od ASIC dla retro sprzetu nie istnieje.
Idea MiST polega na tym, żeby na ekranie wyskoczyła coś co wygląda identycznie. Ale kabelkologia już nowa, czyli USB itp.
Przy tym projekcie autor idzie od dołu, a więc chce mieć zgodność na poziomie niemalże pinów układów ATARI. To jest dużo fajniejsze, bo np. już istniejący sprzęt można do takiego FPGA podpinać. Do MiSTa atarowskiego magnetofonu nie podłączę, a do POKEYa w FPGA już tak :)
Zanim wyjdzie 100% zgodnośći to będzie masa bugów. Czyli niby jest OK ale w niuansach są różnice. Zniwelowanie wszystkich bugów oznacza właśnie, że kości ATARI uwieczniono na zawsze.
Jeśli chodzi o rodzinę Max10 Intela (dawna Altera) to 10M02 (2 tyś elementów lgoczinych) jest najmniejszy i dziwne, że ktoś go w ogóle wziął na warsztat. Np. darmowy procesor 32-biotwy NIOS II od Altery to tak coś koło 2k LE i dlatego pierwszy Max10 jaki był sprzedawany i najpopularniejszy to 10M08 (8 tyś LE). Popularność była dzięki płycie:
https://www.mouser.pl/ProductDetail/Int … gK69fD_BwE
Cena z przed dwóch tygodni 10M08SAE144C8G to $46.
To tylko kwestia czasu jak ktoś wsadzi: 10M50 (na kompletne 800XL starczy 10M25), wyprowadzi złącze carta, joya i SIO na 5V, wsadzi do pudełka z ATARI i nie ma szans wykryć, że to nie ATARI. Bo tu nie ma emulacji tylko hardware. Nawet nie potrzeba dolutowywać pamięci RAM/ROM itp. Wszystko OnChip.
ATARI zapisane w FPGA staje się nieśmiertelne. :) Generalnie zajebisty projekt!
Tak dla sportu, żeby nie wypaść z wprawy...
Jak zamienimy ciąg
85 BC 20 E8 41 29 0F 85 BA C5na
85 BC 20 E8 41 29 00 85 BA C5To losowanie będzie sugerować rozwiązanie :)
Wersja kasetowa nie ma tylko widoku zarysu statku w raporcie zniszczeń. Natomiast jeżeli naciskasz 3 i leci trening tzn, że masz wersję nie złamaną. W tej wersji raz gra zapytuje o rozpoznanie typu niszczyciela na podstawie obrazka. Jeżeli nie rozpoznasz to potem wszystkie patrole kieruje na trening. Sylwetki statków są w instrukcji. Dawno temu ja miałem przerysowane te sylwetki dla wersji kasetowej. Nie widziałem wtedy, że istnieje wersja złamana co nie pyta o to :)
Generalnie polecam wersję CAR z AOL. Wszystko błyskiem chodzi i nie trzeba czekać na doczytywanie.
Tak to jest jak się trzy karty na raz projektuje... Ale "River Raid" działa :)
A czy jest możliwe w SpartaDOS-X minimalna zamiana "bankowania" pobocznie od MaxFlasha 128kB, że
zamiast:
lda cośtam
sta $D500+bank
było:
lda bank
sta $D500
Zaprojektowałem sobie carta pod SpartaDOSXa, prosty z minimalną liczbą elementów, przyszedł superwypas pozłacany i porażka, bo nie zauważyłem, że banki w maxflash idą na adresach, a nie danych. :/
Propozycja zmian:
[SST39SF040]
PIN_22 - CE# - do GAL_PIN_16
PIN_24 - OE# - GND
PIN_31 - WE# - VCC
[74AS574N]
PIN_1 - OC - do GAL_PIN_18
PIN_11 - CLK - do GAL_PIN_17
[GAL16]
PIN_1 - do GAL_PIN_19
---
PIN_2 - RW
PIN_3 - nCCTL
PIN_4 - D7
PIN_5 - A7
PIN_6 - A6
PIN_7 - A5
PIN_8 - A4
---
PIN_9 - PHI2
PIN_10 - GND
PIN_11 - do GND (na wszelki wypadek nOE GALa na L)
PIN_12 - do nS5
PIN_13 - do nS4
PIN_14 - do RD5
PIN_15 - do RD4
PIN_16 - do SST39SF040_PIN_22
PIN_17 - do 74AS574N_PIN_11
PIN_18 - do 74AS574N_PIN_1
PIN_19 - do GAL_PIN_1
PIN_20 - VCC
Co zmieniamy:
- pamięć OE i WE na stałe; to już sprawdziłem, że tak też działa
- przerzutnikom puszczamy OC przez GALa; wtedy ogarniemy przy okazji maxflasha
- zegarek wchodzi na GAL, jest tam negowany, wychodzi i wchodzi znowu do GALa na CLK
- GAL niezależnie ogarnia S4 i S5
- PINy GALa 2-8 można ustawić w dowolnej kolejności, żeby ścieżki na PCB były łatwiejsze do prowadzenia
EDIT:
Zupełnie nie zauważyłem, że MaxFlash leci na adresach a nie danych :/ Skorygowałem post, żeby nie powielać błędu.
@tOri
trafny materiał. Str. 57 daje info jak zrobić sobie nOE i nWE czyli "Cykl odczytu" i "Cykl zapisu". Faktycznie jest chwilka na tym zboczu opadającym i potem już "nowe rozdanie".
No jak działa 74175 to wiem, nawet go zaimplementowałem do GALa. Ale GAL jest za szybki i niestety na zboczu narastającym łapie dane nie gotowe. Gdyby było gotowe to na obecnej płytce byłaby sprawa do zrobienia. A tak trzeba CLK dla GALa zanegować bo on umie tylko D na narastającym zboczu robić.
Martwi mnie ten PHI2. Bo zaraz po nim dość szybko dane się zmieniają i "mało czasu". I jest tak jak piszesz, że za bardzo opóźnione PHI2 może namieszać. Całość wygląda jakby ATARI było pędzone 2 razy szybszym zegarem a na złączu carta jest już zegarek podzielony przez 2. Stąd też coś się dzieje zarówno na narastającym jak i opadającym zboczu.
Trochę nie kumam tych przebiegów złapanych na złączu carta.
żółty - PHI2
zielony - RW
niebieski - nCCTL
czerwony - D0
Wygląda na to, że większość sygnałów to możnaby zatrzaskiwać zarówno na zboczu narastający jak i opadającym. Ale dane do zapisu są przygotowywane na zboczu narastającym po czym zaraz po opadnięciu uciekają. Więc chyba nie ma wyjścia i zatrzaskiwanie może być tylko na PHI2 opadającym.
To też oznacza, że poświęcimy 2 piny w GALu na NOT.
Tak hardware bez zmian. No ja mam tylko płytki od "SikorSoft" i na nich wkładałem te trzy GALe.
Dokładnie to testujemy zapis:
RD.D = ( ( trig & !D7 ) # ( !trig & RD ) );czyli czy D wstanie na stan wysoki (bo niby tak podaje dokumentacja) i czy zatrzaskując sam siebie nie gubi stanu (zwłaszcza po włączeniu zasilania).
Zrobiłem prosty kod co pozwala przetestować jak wstaje przerzutnik D w GALu. Jakby ktoś był chętny do przetestowania to wsady poniżej. Trzeba zaprogramować pamięć i GALa wsadem z pliku. Jeżeli po uruchomieniu pojawi się "kciuk" to znaczy, że ten egzemplarz GALa wstaje zgodnie z dokumentacją. Kod ma 8kB i jest zwielokrotniony do 512kB. Więc przełączanie banków jest pomijane. Ważne, co jest po włączeniu.
Ja sprawdziłem na: ATF16V8B, GAL16V8A i GAL16V8. Na wszystkich identycznie przerzutnik D wstaje. Jeżeli na innych też tak jest to jesteśmy w domu.
Tak ogarnę.
Na weekend skombinuje sobie oscyloskop to dokładnie sprawdzę te GALe. Bo wciąż coś mi tu nie daje spokoju.
Strony Poprzednia 1 2 3 4 Następna
atari.area forum » Posty przez Gienek
Wygenerowano w 0.011 sekund, wykonano 71 zapytań