> czyli dodatkowy procesor pisze do pamięci, kiedy jest ona niewidoczna dla Antica, po czym staje się widoczna, ale wtedy procesor nie może do niej pisać. Synchronizacja tego pewnie będzie spoczywać na głównym 6502 atarki, który będzie dodatkowego proca haltował i uruchamiał stosownie do potrzeb. Stwierdzenie, kiedy pamięć jest widoczna dla Antica a kiedy nie, spocznie na jego programie? Bo jakoś nie widzę jak to można zrobić sprzętowo. Czyli dodatkowy procek będzie działał od złapanego stanu VCOUNT sygnalizującego początek dolnej ramki do stanu sygnalizującego koniec górnej ramki?
z opisu wynika ze dodatkowy proc nie bedzie sie musial z niczym synchronizowac, nie bedzie musial byc tez haltowany i nie bedzie musial pracowac 'na wygaszeniu pionowym'. po prostu bedzie lecial z maksymalana predkoscia a jak sobie poradzi w jednej ramce z obrobka danych (przelaczana pamiec danych ma inne adresu od pamieci programu dodatkowego proca) to nawet najbardziej wymyslne efekty zawsze beda trzymac 50fpsow.