epi, wszystko pięknie, ale to tylko pokazuje implementacje hlt używając generycznego 6502 - nie można mieć pewności, że tak samo zostało to zaimplementowane w procesorze sally - acz ok, nmos ma to do siebie, że gubi pamięć bez zegara, bo taniej
mono, ale to urządzenie które adresujesz, generuje rdy, a nie jakiś zespół doradczy na podstawie faz księżyca, więc skoro ma potrzebę sygnalizować niegotowość, to nie będzie sobie sam psuł danych
xxl, to niezależne zjawiska - tj tak, może mieć 5, i tak, może zapisywać lewe wyniki nim zapisze ten właściwy, point był taki, że ten właściwy - ready or not, będzie jeden
jeszcze taka dygresja
w znienawidzonym przez ciebie procesorze 816, podobnie jak w motorolach są linie VPA i VDA które mówią o takich stanach magistrali które są istotne i nie - w ten sposób układ inny niż CPU np kontroler DMA jest w stanie przejąć magistrale do swoich celów i użyć jej bez blokowania procesora
oryginalne 6502 tego nie miął, nie przeszkadzało to Woźniakowi, żeby zrealizować nieblokujące DMA - wykorzystał on sobie sygnał SYNC i dekoder na epromie który "mówił" kontrolerowi DMA które cykle są puste i można je ukraść