Przypisanie bitów rejestru sprzętowego mogłoby być takie
Bit0=0 SRAM A - 6502, SRAM B - 6502K
Bit0=1 SRAM A - 6502K, SRAM B - 6502
Bit1=0 6502K przetwarza dane, 6502 odczytuje go i sprawdza, czeka
Bit1=1 6502K zakończył przetwarzanie, 6502 przyjął do wiadomości
Bit2=0 6502 robi swoje
Bit2=1 6502 jest gotowy do przełączenia pamięci
Do ustalenia adres rejestru sprzętowego który powinien być do zapisu i do odczytu
Jakby nie patrzeć, jeżeli to zadziała to będzie to monstrum elektroniczne ze względu na ilość potrzebnych scalaków
To czy pamięć będzie 2x8kB cz 2x16kB z elektronicznego punktu widzenia nie ma znaczenia, bo ilość scalaków się nie zmieni.
Oczywiście to projekt, idea, więc wszelkie och, ach, i beee są niepotrzebne i nic nie wnoszą.
Konop zaoferował swoją pomoc w tworzeniu próbnego oprogramowania (zresztą nie od dziś)
Największy ból sprawia pytanie, czy zespół pamięci A i pamięci B poprawnie będzie pracował zarówno na niskiej częstotliwości jaki i na wysokiej.
xxl
CORINA to najnormalniejszy cart z JEDNĄ pamięcią. Wprowadzony dodatkowy dekoder dzieli ją na EPROM, SRAM i EEPROM nic więcej.
Konflikt może zachodzić po stronie rejestru sprzętowego, CORINA ma go pod adresem $D500 więc rejestr WERONIKI musi być w innym miejscu
Gdyby to wszystko nie było tak skomplikowane (elektronicznie) można by w CORINIE wydzielić jeden blok 16kB w pamięci SRAM i podmieniać go w/g zasady opisanej dla WERONIKI.