To ciekawe ile wyciągniemy z nowego IDE KMK dostosowywanego właśnie przez Jacka Z. & Draco do potrzeb 65c816 ??? Może realtime DolbyDigital EX 7.1 @ 192 kHz :lol:
To można spróbować obliczyć. Ale niestety, dopał nie będzie taki wielki, bo I/O ma być taktowane tradycyjnie, a zapis do RAM-u w pierwszych 64k będzie wolny. Może natomiast przyspieszyć zapis, bo I/O będzie nadal wolne, ale odczyt z RAM-u będzie szybki.
Teoretycznie sam odczyt sektora 512-bajtowego powinien zajmować 3620 cykli, co daje 244,8 kilobajta na sekundę. Odjąć 30% (Antic) - 160 kilobajtów na sekundę. Oczywiście pominąłem resztę kodu handlera, dzielenia, mnożenia, potęgowania i pierwiastkowania :D jakich wymaga CHS. Osobiście będę zadowolony, jeśli odczyt przekroczy 100 kB/s.
[ Dodano: 06.01.2005 14:41:46 ]
Mała poprawka: powyższe obliczenia są w porządku - chyba - dla zegara 1,773 MHz. W przypadku 14 MHz, ponieważ instrukcja przesłania blokowego zużywa dwa cykle na operację wewnętrzną, w praktyce czas przesłania jednego bajtu będzie 5,25 cykla (5 cykli wolnych i dwa szybkie). Daje to 2728 cykli na transfer 512 bajtów, czyli 325 kilobajtów na sekundę. Odjąć czas na Antic, 217 kB/sec.