Hej!

ad 2) tzw. "FI2" dostępne w porcie karta to 1.77MHz. Taką częstotliwością jest taktowany CPU (tylko Fi2 jest generowane przez 6502 z FI0, sygnały są przesunięte w fazie ale mają tę samą częstotliwość)

ad 4) musisz założyć że w każdym cyklu będzie możliwy dostęp do pamięci która znajduje się carcie. Nie koniecznie CPU może się do tej pamięci dobierać, przecież masz również ANTIC który właściwie w dowolnym wybranym przez siebie momencie może sobie pobrać dane z dowolnego miejsca pamięci Atari.

@Seban -ale czy Antic może zhaltowac 6502 w środku wykonywania rozkazu? Czy tez na dostęp do pamięci musi czekac aż procek zrobi swoje?

@Candle - Czyli mam czas od zbocza do zbocza. No to skąd ta liczba?  Jeśli 20ns miałoby być polowa okresu, to oznaczaloby częstotliwośc 25MHz! Ja rozumiem ze zbocza nie są idealnie pionowe, ale 20ns?? Gdyby tak było, to pamięć M27C@1001 o szybkości 35ns, ktorej używałem w setkach cartow by nie działała...

Ostatnio edytowany przez nosty (2012-03-05 18:27:41)

ad 4. LDA abs trwa cztery cykle, bo dokładnie tyle potrzebuje dostępów do pamięci: 1 bajt na kod rozkazu, 2 bajty na adres, 1 bajt na daną spod tego adresu. W szczególnych przypadkach rozkazy wykonują się dłużej (niżby to wynikało z potrzebnych dostępów do pamięci), ale procesor i tak coś czyta lub zapisuje. W tym pierwszym przypadku odczytane dane olewa, w tym drugim (rozkazy read-modify-write) najpierw zapisuje wartość oryginalną, a potem dopiero zmodyfikowaną. W szczególności np. INC $8000 w trzech cyklach z rzędu robi kolejno odczyt i dwa zapisy pod adres $8000.

W 6502C różnica jest taka, że HALT odcina procesor od magistrali, ale wtedy (w Atari) korzysta z niej ANTIC, a więc i tak zawsze coś się dzieje.

Wiedząc, że wiele opcode'ów ma zawsze tę samą sekwencję (wyjątki to np. odgałęzienia warunkowe i tryby indeksowane), można skorzystać z sygnału SYNC (oraz HALT) i przewidywać co w danym momencie robi procesor, ale taka zabawa chyba przewyższa stopniem komplikacji układ, który chcesz zbudować. W każdym razie może to mieć praktyczne zastosowanie: http://homepage.mac.com/jorgechamorro/a … index.html

Ostatnio edytowany przez epi (2012-03-05 19:53:15)

czy to oznacza że jak wyłączy się ANTIC, 6502 ma dostęp do ramu co cykl zegara?   1,770,000 dostępów na sekundę? czy co drugi cykl - 885000 na sekundę

Np z pierwszego obrazka w tym artku:
http://www.atarionline.pl/v01/index.php … =wynalazki

Ale to nie oznacza ze jest to częstotliwosc dzielona przez 2, tylko chyba po prostu takie oznaczenie... Moze "2" sugeruje "drugie" - opadające zbocze jako ważne?

W zachodnich zrodlach jest to czasami opisywane jako "PHI2".

Tak się tworzą bajki. Kolesie przepisują bez zrozumienia a potem inni kolesie, nie do końca zorientowani, wyciągają z tego bezsensowne wnioski.
W tym przypadku to dość przykre, że podpisany nad tym artykułem jest Zenon, który zwykł walczyć z demonem ignorancji.

Podstawowym sygnałem zegarowym jest Phi0, Fi0, Φ0, czy jak tam to sobie zapiszecie. 6502 generuje z tego Fi1 i Fi2, których najważniejszą cechą jest to, że w dowolnej chwili t co najwyżej jeden z nich jest w stanie wysokim. Różnią się fazą i wypełnieniem, ale częstotliwość jest ta sama.
http://impulzus.sch.bme.hu/6502/6502/im … Image1.gif

Ostatnio edytowany przez epi (2012-03-06 14:22:23)

@epi, @jellonek - ale teraz wlasnie Wy przeklamujecie rzeczywistosc. Zenon przeciez nigdzie nie napisal ze to jest częstotliwosc dzielona /2. Po prostu uzyl takiego symblu na oznaczenie pinu na zlaczu carta. Rownie dobrze moglby napiac "DUPA+2", prawda?
Nawet opisal to tak: "F/2 - podstawowy sygnał zegarowy wyznaczający takt pracy procesora i pozostałych układów Atari."

Ja zadalem pytanie, aby sie upewnic czy to jest ten sam sygnal co taktowanie procesora i dostalem odpowiedz: czestotliwosc ta sama, ale faza i wypelnienie inne.

Dzieki.

W istocie, zapewne słynne F/2 o które toczy się bój wzięło się z przekłamania, odczytania którejś wersji ksero jakiegoś tam schematu kupionego na giełdzie za ciężkie pieniądze.
Gdy nie miałem dostępu do oryginalnych schematów (wy pewno też nie) używałem tego co było pod ręką, gdy zorientowałem się że powinno być FI2 (na pewno?) (Franek Irena 2) nie zmieniałem już oznaczenia na swoich schematach z prostego powodu. F/2 to F/2 i tyle, by mi się (i wam) kojarzyło z sygnałem który jest sygnałem ważnym.
Koniec.
Na schematach różnych spotkałem oznaczenie tego sygnału B02, FI2 jako kółeczko przekreślone, tak jak oznacza się średnicę przedmiotów etc...etc...etc...) nieważne jak się to oznaczy ważne co to znaczy i jaki to sygnał i do czego.
Zatem, literatura podaje....
Zresztą co będę pisał i się produkował i przepisywał.
Proszę popatrzeć do książki Mikroprocesor 6502 i jego rodzina H. Kruszyński, K.Kulpa
Miedzy innymi strony 42 - 46, 50, 55,
Nigdy. i nigdzie nie pisałem że F/2 to sygnał dzielony, owszem on jest dzielony ale powstaje jako sygnał wynikowy z sygnału właściwego generatora który to sygnał doprowadza się do pinu, zresztą niuanse generowania tego sygnału są opisane w wyżej podanej książce.
Nie upieram się że wszystko tam jest opisane dobrze i na "zicher" ale jest.
I jeszcze...
Kto tu pisze że rejestry nie powinny mieć opcji ... ODCZYT?
Dlaczego moje "wynalazki" działają? Mają odczyt. W takim wypadku komórka pamięci też nie powinna mieć opcji ODCZYT bo to przecież zwykła komórka/rejestr. Pamięć działa, dlaczego rejestr ma nie działać? ? ?
Ale tak, rodzą się problemy różne, z którymi i ja walczyłem aż opanowałem i wiem na czym rzecz polega.
A to co wiem, opisałem, (SERIOUSy), jak są błędy proszę poprawić. Ja też się uczę.

Chyba... nikt? :)
Odczyt z rejestru nie powinien jedynie mieć ubocznych skutków, jak np. przejście do następnego słowa, które ma miejsce w kontrolerze IDE. A i to zależy od tego, gdzie ten rejestr ma się znajdować, i dotyczy tylko niektórych sytuacji jak np. tryby indeksowane z przekroczeniem granicy strony. O ile dobrze pamiętam jest to również opisane u Kruszyńskiego i Kulpy.

Siła rozpędu ...:)

A co będzie gdy urządzenie błędnie zinterpretuje adres i np. do swojego rejestru wstawi nową wartość zakładając, że stara została odczytana

Nie potrafię znaleźć w 100% pewnych odpowiedzi jeszcze na kilka zagadnien. Sprawdzalem "Podstawowe procedury systemu operacyjnego" Zientary, ale juz np. schemat blokowy procedury RESET mnie rozwalił. No jak mozna napisac w algorytmie: "cartridge wyjęty lub włożony?" TAK/NIE :) 

(EDITED: wczytałem się w asm i już rozumiem to sprawdzenie, które wydało mi się śmieszne. Nalezy to chyba czytać jako sprawdzenie "czy cartridge ZOSTAŁ wyjęty lub włożony?")

Więc po kolei:

1. (EDITED: pierwsze pytanie juz nieaktualne - źle zrozumialem tekst Zientary)

2. Czy włożenie lub wyjęcie carta ze slotu w czasie pracy Atari (poza ryzykiem czysto elektrycznym) nie spowoduje żadnych "efektow ubocznych" w pracy Atari jesli w obszarze pamieci mapowanym na carta nie ma kodu programu/DL/pamieci ekranu itp itd.?

EDITED: Na to tez znalazlem juz odpowiedz: w tekscie Zenona http://www.atarionline.pl/v01/index.php … =wynalazki
Nie mozna ot tak sobie wyjac carta z gniazda.

3. Sygnaly R4 i R5 wymuszają przełączenie odpowiednich 8kB obszarow adresowych z wewnętrznego RAM na szyne carta. Ale robią to czysto "elektrycznie" czyli układami cyfrowymi. Z opisu rejestru TRIG3 (http://atariki.krap.pl/index.php/Rejestry_GTIA) wyczytalem ze stan R5 "odkłada się" w tym rejestrze. Ten rejestr jest wykorzystywany w procedurze bootowania jako wskaźnik czy jest wlozony cart (u Zientary rozdział 2.3.1. Procedury rozpoznania cartridge'a i RAM").

Ale w ten sposob nie wykryje się carta wpiętego w obszar $8000-$9FFF (sygnalizowanego R4, bo R4 nie wpływa na rejestr TRIG3). Jak system to robi? Wiem, że testuje możliwość zapisu każdej strony pamięci, żeby w razie braku zapisu umieścić DL i pamięc obrazu gdzie indziej.
Z moich eksperymentow z RAM-CART'em Zenona pracującym na obszarze $8000-$9FFF (R4) wynika, ze Atari nie podejmie próby bootowania z carta (mimo prawidłowego nagłówka $9FFA-$9FFF) jeśli wykryje, że pamięć jest zapisywalna (ram-cart ustwiony w tryb ZAPIS).

Czy tak faktycznie jest i czy to samo dotyczy obszaru $A000-$BFFF (R5)? Czyli jesli system wykryje że jest tu pamięć zapisywalną RAM, to mimo że R5 będzie ustawione (a więc i rejestr TRIG3) to nie spróbuje poszukac nagłówka cartridga i wykonać z niego bootowania?

EDITED: znów znalazłem sam odpowiedz w książce Zientary: http://tajemnice.atari8.info/ksiazki/pp … utera.html
W pewnym momencie procedury RESET jest sprawdzane czy RAMSIZ>$B0, czyli czy powyżej adresu $B000 udało się testowo coś zapisać do pamięci. Jesli tak to NIE jest wywolywana inicjalizacja carta.

Ostatnio edytowany przez nosty (2012-03-15 02:15:05)