Ciekawa usterka :)
Robimy podejście metodyczne :)
Co wiemy:
Błędy w obszarze adresowym A000 - FFFF
Za ten obszar odpowiedzialne są linie adresowe A12,A13,A14,A15
W skrócie pojawienie się stanu wysokiego na którejś z linii powoduje błędy zapis, odczyt lub jedno i drugie.
Pamięć RAM
Zaczniemy od ścieżek które mogą sypać błędami
Patrząc na schemat masz 8 kości DRAM
w każdym scalaku
Pin 14 - Data Output
Pin 2 - Data Input
są ze sobą połączone.
Odessij cynę, oczyść pady, dokładnie popatrz przez lupę czy nie ma pęknięć ścieżek koło padów lutowniczych. Topnik i zalutuj ponownie. -->> Zimne luty, uszkodzenie ścieżek powoduje odczyt lub zapis w pamięci przypadkowych danych.
Pin 3 - /Write Enable .
Odessij cynę, oczyść pady, dokładnie popatrz przez lupę czy nie ma pęknięć ścieżek koło padów lutowniczych. Topnik i zalutuj ponownie. -->> Zimne luty, uszkodzenie ścieżek powoduje opóźnienie lub nie przełączenie się scalaka z trybu zapisu do odczytu lub na odwrót co powoduje pozostanie stanu na linii danych z innego adresu. Data crash :)
Rezystory szeregowe oraz Pull-up na liniach danych miernik i sprawdzanie rezystancji. Oczywiście przelutować :)
Linie adresowe
Oscyloskop i pomiary logiki - obraz tysiącem słów :)
Poziomy napięć dla TTL
sygnał niski (logiczne „0”) jest zdefiniowany jako napięcie w zakresie 0 V do 0,8 V w odniesieniu do masy,
a wysoki (logiczna „1”) – 2,4 V do 5 V. Napięcie od 0,8V do 2,4V jest fe, be, i fuj fuj :P
Sprawdzasz przebiegi na liniach adresowych CPU i ta same linie na innych układach - przebiegi powinny być prawie takie same.
To samo z liniami danych...
Sonde podpinasz do wyprowadzeń zaraz koło obudowy scalaka, a nie na laminacie (znajdziesz mikro pęknięcia)
FREEDIE - DRAM
sprawdzasz przebiegi na CAS RAS WRT na FREEDIE i na każdej kości DRAM
Miłej zabawy i powodzenia
link do schematu